从一条新闻说起
2026 年 6 月 8 日，英伟达与 SK 海力士签署多年期技术合作协议。
新闻里最抓眼球的一句话是：
SK 海力士将为英伟达 Vera Rubin AI 超级计算机、Vera CPU、RTX Spark PC 及 Jetson Thor 机器人计算平台 协同开发专用内存。
「协同开发专用内存」这八个字，技术圈内卷度拉满。
这不是 SK 海力士卖一批 HBM3E 给英伟达，贴上贴纸就完事的生意。这是芯片级、堆叠层数、散热结构、供电方案、物理尺寸全定制的深度绑定。
要理解它到底「专用」在哪，先要理解一个底层矛盾。
━━━ ━━━ ━━━
一、根本矛盾：冯·诺伊曼瓶颈×AI 的饥饿
现代计算机架构 80 年来没变过——CPU/GPGPU 从内存里读数据，算完写回去。
这个模型在 AI 时代遇到了极限级矛盾：
AI 模型规模增长： 每年 4-10 倍（参数/训练算力） 内存带宽增长： 每年约 1.4 倍（物理极限） 差距： 每代鸿沟扩大 3-7 倍
画成曲线，就是一道越来越宽的「内存墙」（Memory Wall）。
英伟达 H100 的算力是 1979 TFLOPS（FP8），而 HBM3 的带宽只有 3.35 TB/s。如果一次矩阵乘法需要把整个模型参数从 HBM 搬到 Tensor Core，搬数据的时间已经超过计算时间——GPU 在等数据，而不是在计算。
这就是「带宽饥饿」：AI 加速器真正吃的不只是算力，更是每瓦特、每平方毫米下能搬动多少数据。
传统 DDR5、GDDR7 内存根本喂不饱 AI 芯片。
━━━ ━━━ ━━━
二、「专用」的四个层次第一层：物理堆叠的极致——HBM 不是「内存」，是「3D 晶体管」
HBM（High Bandwidth Memory）与传统内存最根本的区别，不是协议——是物理结构。
传统 DDR5 DIMM（平面封装） ┌──────────────────────────────────────┐ │ DDR5 芯片 │ DDR5 芯片 │ │ DDR5 芯片 │ DDR5 芯片 │ └──────────────────────────────────────┘ 数据通过 PCB 走线 → CPU 内存控制器 总线宽度：64 bit（单通道） 工作频率：4800-6400 MT/s
HBM（3D 堆叠 + 硅中介层） ┌──────┐ ╱│计算 │╲ ← GPU/CPU Die │ │Die │ │ │ └──┬───┘ │ ← μbumps │ ┌──┴───┐ │ │ │HBM │ │ ← 堆叠层 x 8-16 │ │堆叠 │ │ │ └──┬───┘ │ ← TSV（硅通孔） │ ┌──┴───┐ │ │ │Logic │ │ ← 逻辑 Die（含内存控制器） │ └──────┘ │ ╲─────────╱ ← 硅中介层（Silicon Interposer） └───────┘ 数据通过 TSV 垂直传输 → 硅中介层不经过 PCB 总线宽度：1024 bit 工作频率：约 4-6 Gbps
关键差异：
| 特性 | DDR5 | HBM（SK 海力士定制版） |
|---|---|---|
| 数据总线宽度 | 64 bit/通道 | 1024+ bit（16 倍） |
| 单颗带宽 | \~50 GB/s | \~3.5-8 TB/s |
| 物理连接 | PCB 走线 | 硅通孔（TSV）+ 硅中介层 |
| 能效 (pJ/bit) | \~10-15 | \~3-5（3 倍省电） |
| 物理尺寸 | 大（DIMM 插槽） | 小（紧贴计算 Die） |
| 容量提升方式 | 增加插槽 | 增加堆叠层数 |
而 SK 海力士这次为英伟达定制的，不仅仅是标准的 HBM4——而是把堆叠层数、TSV 间距、μbump 密度、逻辑 Die 功能模块全部按 Vera Rubin 的内存子系统的需求重新设计。
例如：Vera Rubin 的内存控制器和 NVLink 交换机已经集成在同一个物理封装内，SK 海力士的 HBM 堆叠必须和这个「内存中枢 Die」做精确的结构对齐——这不是买标准件，是自己重画每层 mask。
━━━ ━━━ ━━━
第二层：协议定制——从「通用接口」到「计算耦合」
标准 HBM（JEDEC 规范）的 PHY 接口是通用的，任何 SoC 理论上都能挂。
但英伟达的历史操作是：不满足于通用规范。
从 Volta 开始，英伟达就在 HBM 里加了私有元数据通道。到了 Vera 这一代，这种定制会更深。
典型定制方向：
NVLink 一致性域 │ GPU SM ─→ NVLink 交换机 ─→ 另一个 GPU │ HBM ─→ 协处理器（In-Memory Compute 引擎） │ └─ 稀疏计算加速 └─ 矩阵点积（部分） └─ 原子操作（内存侧完成）
具体来说，SK 海力士这次定制的内存可能包含：
- 计算近存（Near-Memory Computing）单元：
标准 HBM 只在逻辑 Die 做接口和刷新控制。定制版有可能在逻辑 Die 集成有限的计算引擎——比如矩阵乘法的部分累加、稀疏矩阵的地址生成。这不是传统的内存，而是半个计算单元站在内存里。
- 硬件级数据压缩/解压缩引擎：
AI 模型（特别是稀疏化后的模型）包含大量零值。定制逻辑 Die 可以在数据从 HBM 搬运到 GPU 之前，硬件级解压，直接输出非零值。这不仅省带宽，还省 GPU 内部的解压延迟——比软件解压快 10-100 倍。
- 原子操作卸载：
分布式训练需要在多个 GPU 之间同步梯度（AllReduce 操作）。标准实现是：GPU 从 HBM 读数据 → 通过 NVLink 发送 → 归约 → 写回。定制内存可以把最简单的归约操作直接交给逻辑 Die 完成，减少一次 HBM 读写搬运。
━━━ ━━━ ━━━
第三层：散热和功耗的物理定制
HBM 的功耗密度极高。
8\~16 层 DRAM 堆叠 + 一层逻辑 Die + 硅中介层，总散热路径比传统内存长得多。标准 HBM 的散热依赖封装和风冷——但 Vera Rubin 是液体冷却（直接芯片级液冷）。
SK 海力士为英伟达定制的 HBM 需要解决：
- TSV 间距缩小 → 电流密度增加 → 需要重新设计供电网络（PDN）
- 堆叠层数从 12 层增加到 16 层 → 热阻叠加，最上层 Die 温度是最下层的 2 倍 → 需要层间热管或热界面材料定制
- 工作频率提高（6 Gbps+） → I/O 功耗非线性增长 → 需要动态频率缩放——在算法不需要全带宽时降压降频
这些都不是「买标准 HBM 条插上去」能解决的。
━━━ ━━━ ━━━
第四层：路线的分叉——Vera 的内存生态矩阵
新闻里提到四个平台，每个平台的内存需求完全不同：
| 平台 | 内存核心需求 | 对应 SK 海力士产品方向 |
|---|---|---|
| Vera Rubin 超级计算机 | 极高带宽（数 TB/s）× 极高容量（数百 GB/GPU） | HBM4 定制：16 层堆叠、6.4+ Gbps、1TB+ 容量 |
| Vera CPU | 中等带宽 × 低延迟 × 内存一致性 | CXL 内存模块：基于 HBM 的 CXL 内存扩展，作为 CPU 的 L4 Cache |
| RTX Spark PC | 中等带宽 × 低功耗 × 消费级成本 | GDDR7 定制：基于 HBM 工艺的窄总线版本 |
| Jetson Thor | 极低功耗 × 物理紧凑 × 车规/工规 | LPDDR6 定制：3D 堆叠版，集成 SoC 封装内 |
这是英伟达第一次把内存策略分成四条线统一定制，而不只在最高端 HBM 上做文章。
━━━ ━━━ ━━━
三、「AI 制造 AI」的闭环
新闻还提到一个被低估的信息：
SK 海力士将采用英伟达 CUDA-X 库及 PhysicsNeMo 框架加速芯片仿真和光刻计算工作流；同时借助英伟达 Omniverse 和 cuOpt 构建晶圆厂数字孪生。
这意味着什么？
传统芯片制造流程： 设计 → 仿真（EDA）→ 光刻 → 晶圆测试 → 封装 → 测试 │ 各步骤独立优化，数据孤岛
SK 海力士 × 英伟达的闭环： 芯片仿真（CUDA-X + PhysicsNeMo） │ ↓ 加速 100 倍 光刻计算（GPU 加速物理仿真） │ ↓ 更精确的 mask 优化 晶圆厂运营（Omniverse 数字孪生） │ ↓ 实时优化工艺流程 下一代内存设计迭代 │ ↓ 设计参数回馈到仿真 更高性能的 Vera 专用内存
SK 海力士不只是在制造英伟达设计的内存——英伟达的 GPU 也在帮助 SK 海力士设计这些内存。这是一个「AI 制造 AI」的闭环。
最直接的应用：光刻过程中的 OPC（光学邻近效应校正）。
7nm 以下制程中，光刻的物理极限问题严重：设计图纸上的矩形，因为光的衍射，在晶圆上变成圆角。OPC 就是在 mask 上预先扭曲图案，让经过衍射后反而变成矩形。
OPC 是计算密集型问题，GPU 加速的 OPC 比 CPU 快 10-100 倍。英伟达的 GPU 帮 SK 海力士计算光刻 → SK 海力士造出更小制程的 HBM → 这个 HBM 被用在英伟达下一代的 GPU 上。
这已经不是简单的买卖关系——这是联合演进（Co-evolution）。
━━━ ━━━ ━━━
四、竞争对手的困境
这场合作的战略意义，放在竞争格局里更清晰。
英伟达、AMD、Intel 都在买 HBM。但只有英伟达能做到定制级绑定——因为只有英伟达每年卖几百万颗 AI 加速器，年采购量足以让 SK 海力士专门开一条产线。
AMD 的 MI300/400 系列用 HBM3，Intel 的 Falcon Shores 也用 HBM，但他们买的是标准货架产品——跟英伟达拿到的定制版，差距不仅是带宽数字上的 10-20%，而是架构级的耦合度。
标准 HBM3E 定制版（SK × NVIDIA）
物理设计 JEDEC 规范 按 Vera 内存子系统重画
与计算 Die 的接口 通用 PHY 私有元数据通道 + 近存计算
容量/带宽 标准化递增 按 Vera 架构最优解
散热方案 通用封装 液冷集成
制造优化 独立迭代 数字孪生驱动的联合迭代
差距是系统级的。
━━━ ━━━ ━━━
五、写在最后
回到最初那个问题：这种「专用内存」到底专用在哪？
它不是一款「更好的内存」——它是一个针对 Vera 计算架构量身定制的数据搬运系统。
- 物理上：3D 堆叠 + 硅中介层 + 定制 μbump/TSV，本质是「计算 Die 的一部分」
- 协议上：近存计算 + 原子卸载 + 硬件压缩，本质是「内存里的协处理器」
- 生态上：四条产品线（HBM4/GDDR7/CXL/LPDDR6）同步定制，本质是「英伟达内存矩阵」
- 制造上：英伟达 GPU 帮 SK 海力士制造内存，本质是「AI 制造 AI」
这种深度不是靠合同签出来的，是靠每年数百万颗 GPU 的采购量堆出来的。
如果用一句话总结：
SK 海力士不是在为英伟达制造内存——> 英伟达和 SK 海力士在共同制造一个计算系统，内存只是这个系统的一个子系统的名字。
谷歌TPU全栈产品演进与技术架构深度研究报告：面向下一代智能体AI的算力底座
